关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q
来源:学生作业帮助网 编辑:作业帮 时间:2024/07/04 03:48:48
![关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q](/uploads/image/z/5171004-36-4.jpg?t=%E5%85%B3%E4%BA%8Everilog+%E7%9A%84always%E7%9A%84%E7%94%A8%E6%B3%95..%E7%AC%AC%E4%B8%80%E4%B8%AA%E9%97%AE%E9%A2%98%3A%E6%AF%94%E5%A6%82%E8%AF%B4%E6%88%91%E4%BB%AC%E6%9C%89always+%40%28a+or+b%29+begin++++++++++++++++++++if%28a%29+q)
关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q
关于verilog 的always的用法..
第一个问题:
比如说我们有always @(a or b) begin
if(a) q
关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q
1.每当A,B变化时,这个块就执行.ALWAYS后面的叫敏感参数列表,不表示信号值,而是信号变化触发这个块的执行.
2.如果综合逻辑没有问题,就是a的每一个元素变化时,这个块都要执行.
如果ALWAYS块的敏感参数列表没有带时钟,这个块将被综合成一个组合回路.参照组合回路的真值表.当输入端任何一个信号变化时,输出将立即做相应的变化,对吧.
如果ALWAYS后代的是时钟,那ALWAYS块将被综合成一个时序回路.一般情况下,当时钟变化时,ALWAYS块执行~